درخواست تصویب سوژه پایان جریده کارشناسی ارشد و دکتری حرفه
ایا
عنوان تحقیق به سمت فارسی: بهینه سازی درازا و عرض ترانزیستورها
برای دست یابی به مشخصات ایده آل در جمع عامل های تک بیتی
آغاز تحقیق به انگلیسی:
Transistor W/L characteristic optimization in
one bit Full adder
مزیت کارایی مورد انتظار در یک CNTFET در افزاره
حقیقی بنظر می آید که قابل دستیابی نباشد و به اندازه کافی از بهر CV/I پایین بیاید(6
برابر از بهر nFET
و 14 برابر برای pFET)
براساس شرایط غیر آرمان اولاد افزاره/مدار. این شرایط غیر ایده آل شامل مقاومت سری
نواحی سورس/درین ناخالص سازی شده ، مقاومت سد شاتکی (SB) در خواهشگر ی
فلز/CNT ، خزانهدار لبه
خارجی گیت و خازن اتصالات داخلی. به هر حال نیاز ها از بهر توان مصرفی کمتر و فرکانس
کارگر بالاتر باب هندسه افزاره و مقیاس بندی تغذیه
با یک افزایش درخور باب دمای کایر برای افزاره نتیجه می شود.
در این تحقیق اهتمام داریم ساختار اخیر برای جمع کننده ها ارائه که دهیم که مبتنی
برانزیستورها ی کربن نانوتیوب هستند. همچنین بهبودی های بهدستآمده را حرف مدارهای جمع
کننده ی حاضر باب تکنولوژی CMOS تشبیه نماییم.
این تحقیق برای دانشجویان مهندسی عمران و سازه های دریایی و جهاز سازی بسیار سودبخش است.